1DS P15 Hen# 2

PAT-NO:

JP409036504A

DOCUMENT-IDENTIFIER: JP 09036504 A

TITLE:

WIRING STRUCTURE OF SIGNAL TRANSMITTING LINE OF

**PRINTED** 

**BOARD** 

**PUBN-DATE**:

February 7, 1997

**INVENTOR-INFORMATION:** 

**NAME** 

KOBAYASHI, TAKESHI

**ASSIGNEE-INFORMATION:** 

NAME

**COUNTRY** 

OKI ELECTRIC IND CO LTD

N/A

APPL-NO:

JP07183881

APPL-DATE:

July 20, 1995

INT-CL (IPC): H05K001/02

# ABSTRACT:

PROBLEM TO BE SOLVED: To variably control the value of the specific impedance of a signal transmitting line and also to control the specific impedance at an arbitrary value using a common printed board by a method wherein a plurality of cut out parts are arranged on the power source solid layer located directly under the wiring pattern of a signal transmitting line and a ground solid layer.

SOLUTION: A plurality of cut parts 2 are positioned directly under a signal line 3, and the rectangular cut parts of 2.L<SB>1</SB> in longitudinal length, at right angle to the travelling direction of the wiring pattern of the signal line 3, are provided at the arrangement interval L<SB>3</SB> in the travelling direction of the wiring in the amount of the length of the wiring pattern on which the characteristic impedance of the signal line 3 is required. Accordingly, the signal line 3 is alternately present on the section where a power source layer 1 is present directly under the travelling direction of the wiring pattern and on the section where the power source layer is present directly under it.

COPYRIGHT: (C)1997,JPO

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A) (II)特許出願公開番号

# 特開平9-36504

(43)公開日 平成9年(1997)2月7日

(51) Int.Cl.<sup>8</sup>

微別記号

庁内整理番号

FΙ

技術表示箇所

H 0 5 K 1/02

H 0 5 K 1/02

N

С

審査請求 未請求 請求項の数4 OL (全 7 頁)

(21)出願番号

(22)出願日

特顯平7-183881

平成7年(1995)7月20日

(71)出願人 000000295

冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 小林 剛

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 佐々木 宗治 (外3名)

#### (54) 【発明の名称】 プリント基板の信号伝送線路の配線構造

#### (57)【要約】

【課題】 共通のプリント基板を用いて 仕様に応じて 信号伝送線路の特性インピーダンスを任意な値に、例え ば50~70mとしたり、または100mとしたり可変 制御できるプリント基板の信号伝送線路の配線構造。

【解決手段】 プリント基板の基板平面全面に電源ベタ 層1又はグランドベク層4を有するプリント基板の信号 伝送線路3の配線構造において、前記信号伝送線路3の 配線パターシの真下に位置する前記電源パタ層1又はグ ランドバタ層4の部分に、所定の形状及び大きさの切抜 き部2を所定の間隔13で複数個配列することにより、 前記信号伝送線路3の特性インピーダンへの値を可変制 御するプリント基板の信号伝送線路の配線構造。



05/11/2003, EAST Version: 1.03.0002

## 【特許請求の範囲】

【請求項1】 プリント基板の基板平面全面に電源代タ 層又はグランドベタ層を有するプリント基板の信号伝達 線路の配線構造において、

前記信号伝送線路の配線パターンの真下に位置する前記 電源へ夕層又はグラントへタ層の部分に、所定の形状及 び大きさの切抜き部を所定の間隔で複数個配列すること により、前記信号伝送線路の特性インピータンスの値を 可変制御することを特徴とするプリント基板の信号伝達 線路の配線構造。

【請求項2】 多層プリント基板内の基板平面全面に電 源ペタ層及びグラントペタ層を有するプリント基板の信 号伝送線路の配線構造において

前記信号伝送線路の配線パクーンの真下に位置する前記 電源へ、夕層又はグラントへ、夕層の部分に、所定の形状及 び大きさの切抜き部を所定の間隔で複数個配列すること により。前記信号伝送線路の特性インピータンスの値を 可変制御することを特徴とするプリント基板の信号伝送 線路の配線構造

ける切抜き部は、前記信号伝送線路の配線パターンの走 行方向と直角にその長手方向を有する短冊形状とも。該 短冊形状の長手方向は前記信号伝送線路の配線パターン 幅の上下に所定の長さしをそれぞれ加算した長さとし、 前記短冊形状の幅及びその配列間隔を前記所定の長さし とすることを特徴とする請求項上スは請求項目記載の信 号伝送路の配線構造。

【請求項4】 前記切抜き部を形成する短冊形状の幅及 びその配列間隔並びに信号伝送線路の配線パターン幅の 上下にそれぞれ加算する所定の長さしを1センチィート※30 【数1】

\*ルとすることを特徴とする請求項3記載の信号伝送線路 の配線構造.

# 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は。例とば画面プリン ト基板や多層プリント基板のように、プリント基板の基 板平面全面に電源ペタ層又はグランドペタ層を有するプ リント基板の信号伝送線路の配線構造に関するものであ ô

## 10 [0002]

【従来の技術】図4は多層プリント基板の断面構造を示 す目であり、図の1は基板内の基板平面全面に設けられ た電源層で、一般に電源ペタ層という、3はパターン化 された信号線。4は基板内の基板平面全面に設けられた グランド (一般にGNDと書す) 層で、一般にGNDへ ク層という。5は信号線3、電源層1、GND層4の間 をそれぞれ電気的に絶縁する誘電体である。近年、パー ソナルコンピュータ等では、図4に示すような多層プリ ント基板がよく使用されている。

【請求項3】 前記電源ペタ層又はグラントペタ層に設 20 【0003】団4において、信号線3のパターン幅を w、その厚きをも、信号線3と電源層1との間の誘電体 5の厚きを<math>h、誘電体 $5の真盗中の誘電率を<math>\epsilon \epsilon$ (この 例では8 85×10 12 F/m)、その真空中の透磁 率をµ:(この例では4π×10゚7 H。´m)とすると、 信号線3と電源層1との間の誘電体5の実効比誘電率を テョは次の式(1)で、信号線3と電源層1との間の分布 容量しは次の式(2)で、信号線3の分布インダクタン スしは次の式(3)でそれぞれ表すことができる。

[0004]

$$\varepsilon_{\text{re}} = \frac{\varepsilon_{\text{r}} + 1}{2} + \frac{\varepsilon_{\text{r}} - 1}{2} \cdot \sqrt{\frac{1}{1 - \frac{10h}{\text{w}}}} \quad \dots \quad (1)$$

[0005]

$$C = \frac{2\pi \cdot \varepsilon_{\text{re}} \cdot \varepsilon_{0}}{\ell \cdot \left(\frac{5.98 \, \text{h}}{0.8 \, \text{w} + \text{t}}\right)} \qquad (F/m) \qquad \cdots (2)$$

$$L = \frac{\mu_0}{2\pi} \cdot \ell n \left(\frac{5.98 h}{0.8 w + t}\right) \quad (H/m) \quad \cdots \quad (3)$$

【0007】また前記式(2)、(3)で求めた分布容 量じと分布インダククシスしの値を用いて、プリントバー ターン化された信号線 3.の特性インピーダンスス。は次 の式(1)で、また信号線3の単位距離当りの信号遅延 時間 F」は次の式(5)で求めることができる。

【数4】

$$z_0 = \int \frac{L}{C} \qquad \cdots \quad (4)$$

[0009]

[数5] 
$$T_{d} = \sqrt{L \cdot C} \qquad \cdots (5)$$

【ロロ10】そして市販のパーソナルコンピュータ等の 外部機器とのインターフェイス回路における信号線の特 性インピーグンスは、通常50~70Ωとする場合か多 いか。仕様等で他の値の特性インピーダンスを求められ **ることもあった。例えば、ANSI-\3,13)=1** 98日により規格化されているSCS 「「Small LC omputer System Interface) 規格の適用される18本の信号線については、特性イン ピーグノスを100点・10%以内に設定する必要があ -,t:

# [0011]

【発明が解決しよっとする課題】当初、50~7000 特性インピータンスとしてプリントパターン化された信 号線のインピークンスを1000程度まで変更させる値 来の手法は、まず信号線のパターン幅wを小さくするこ とてあるが、現在の高密度実装されるブリント基板のパー ターン幅は十分に細くなっており、100点の特性イス ピーグンスを実現するには、製造可能な限界を越えて細 くしな(Buばならないという問題があった。また特性子 シビーダンスの値を増加させる別の手法としては、多層 20 プリント基板における該電体与の厚さ上を大きくするこ とであるが、50~700用と1000用とに厚さの異 なるご種類の多層プリント基板を使用するのはさわめて 环括済である。また100Ω用の多層プリント基板を用。 いて50~7000の信号線に変更するためには、信号線 のパターに幅を大くする必要があり。配線密度が低下す。 るという問題があった。

【0012】従って共通のプリント基板を用いて、仕様 に応じて、プリントパターン化された信号伝送線路の特 性インピーダンスを50~7002としたり。または10/30/ 0.00としたり可変制御できるプリント基板の信号伝送線 路の配線構造が求められていた。

### [0013]

【課題を解決するための手段】本発明に係るプリント基 板の信号伝送線路の配線構造は、プリント基板の基板平 面室面に電源への層ではグランドへの層を有するプリン 下基板の信号伝送線路の配線構造において、前記信号伝 送線路の配線パターンの真下に位置する前記電源代タ層 てはグランドへク層の部分に、所定の形状及び大きさの 記信号伝送線路の特性インピーダンスの値を可変制御す ることができるものである。従って共通のプリント基板 を用いて、仕様に応じて、プリントパターン化された信 号伝送線路の特性インビーダンスを任意の値に、例えば うりゃ70mとすることも、また100mとすることも 可能となった

### [0014]

【発明の実施の形態】図1は本発明に係る多層でリント 基板の信号伝送線路の配線構成を示す料視図である。図 1において、1は図4に示した多層2リント基板内の電 50。

源層、2は所定の形状。大きさ及び間隔により信号線3 つ真下に位置する電源層1内の一部を切抜いた複数個の。 切抜き部、3はパターン化された信号線、4は基板内の GND層であり、図4の誘電体5の図示は省略しても。 る。[4] における前記複数個の切抜き部じは、それぞれ 信号線3の点下に位置し、信号線3の配線パターン走行 方向と直角方向にその長手方向の長さ2 LL(この例 では3cm)、幅Li (この例では1cm)の短冊形り 切抜き部を「配列間隔13」(この例では1 c m)で信号 10 線3の特性インヒータンスの制御を要する配線パターン 長さ分だけその走行方向に設けられる。従って信号線3 は、その配線パターンの走行方向に、真下に電源層上の 存在する区間(これを区間Aと称する)と、真下に電源 層1の存在しない区間(これを区間Bと称し、図1のハ ッチングされた区間である」とが安互に存在することに なる

【0015】【42は図1の信号線3の区間A.Bにおけ る分布容量を説明する国でおり、両区間における多層で リント基板の断面構造を示している。[図2の(ヨ)及び (も)において、信号線3のパターン幅wはり、1:m m、そこパクーン厚き+は35km、信号線3と電源層。 1との間隔はO. Pinin、信号線3とGND層4との間 隔は1、25mm、比導電率と、は4、8として、前記 式(1)~(5)を用いて、両区間におけるそれぞれの 値を算出してみた。

【0016】図2の(a)に示される区間Aにおいて は、信号線3の真下には電源層1が存在するので、信号 線3と電源層1と間の分布容量によど分布イングラクン。 スしaは、それそれじ4 = 0 . 866pF/cm、La ※4. 3nH % mとなり、また特性インピータンス/ aと信号遅延時間TaAは、それぞれZox = 7 0Ω、TaA ≥0−061mS−cmとなる。なおここで、電源層下 とロND層4とは、対向するこつの電衝で、その間に誘 電体うを有するコンデンサビ考えられるから、大きな分 布容量に。(通常にょご100倍以上の容量)を有す。 る。そして2つ20分布容量Ca とCa とは直列結合され てGND層4に接続されているので、信号線3とGND 願注との間の分布容量もほぼじょと等しい。 また伝送す る交流信号に対しては電源層1とGND層4とは、ほぼ 切抜き部を所定の間隔で複数個配列することにより、前 40 同電位とみなせるので、GND層耳に対する分布インダ クタンスもほほしょ と等しい

> 【0017】図2の(6)に示される区間Bにおいて は、信号線3の真下には電源層1は存在せず、また切抜 き部2の長手方向の長さ2・し、は、この長さ方向にお いて信号線3と電源層1との間で容量結合が生じにくい ようにこの例ではRomとしている。従って信号線3の 分布容量Ca と分布インタグタンスLa は、GND層 1 との間で求めればよく。上記式(1)~(5)の計算結 果は、 $C_B=0$  43pF -em  $-L_B=7$  95nH - デ c m - 特性インピータン スプ6sと信号遅延時間T-

 ${}_{\rm dB}$ は、それぞれ ${}_{\rm 205}$ =135、970、 ${}_{\rm 108}$ =0 05 8 ${}_{\rm 105}$ %・ ${}_{\rm 105}$ %をなる。従ってこの例においては、信号線 3は、その区間A、B毎に、特性インビーダンスが70  ${}_{\rm 105}$ 136 ${}_{\rm 105}$ 2次互に変化し、また信号遅延時間が0、061 ${}_{\rm 105}$ 3、0、058 ${}_{\rm 105}$ 2次互に変化する

【0018】ここで前記SCS I 規格では、伝達信号の 立上り時間す。の最小でも2mS程度であり、この立上 り時間す。に比較して、前記区間A、Bの信号遅延時間 0 061mS 0.058mSはさわめて小さく、この大小関係が成立されている場合には、信号線3の区間 A、Bの間の特性インピーグンスの不整合は生じない。 従って信号線3は、区間AとBを合成した特性インピーグンスの不整合は生じない。 がシスが一様に連続しているものとみなすことが可能で あり、この合成した特性インピークンスZは、は次の式 (6)によって質出することができる。

[0019]

【教的】

$$z_{0A,B} = \int \frac{L_A + L_B}{C_A + C_B} \qquad \cdots \quad (6)$$

【0020】この例においては「Zialeは97」20となり、SOSIの規格である1000±10%以内に特性インヒーダンスを制御することができたことになる。また同10%層でリント基板を用いて、信号伝送線路の特性インピーダンスを50~700にしたい場合には、電源層1における切抜き部立を廃止し、基板平面全面を電源層1のペタ領域に変更すればよいので、特性インピーダンスの変更はきわめて容易である。

【0021】図3は本発明に係るプリント基板の信号伝 30 送線路の配線構造の実施形態を示す図であり、信号線と 電原層1の切抜き部立とを真上からみた図である。図3 において、31~48は#1~#18信号線、50は8 心SI用しSIであり、内部に信号の送信の可能を収方 向性1051~68を含んでいる。70は外部接続用コネクタで、内部に接続端子71~88を含んている。

【0022】前記SCSI規格によれば、信号線の本数は18本であり。通常外部接続用コネクタ70からSCSI用LSI50までの配線長は20cm以内となっている(但し例外的に20cm以上の場合もある)。そし、40でこの信号線の特性インピーダンスが100Ω±10%以内と規定されている。そこで図うの実施形態においては、この18本の信号線のパターン配線を所定間隔(例えば各ハターン配線の中心間隔が0。31mm)で、外部接続用コネクタ70とSCSI用LSI50との間を並列に配線し、この18本の信号線に対して共通の切抜き都2を複数個設けるようにした。

【0023】いま 18本の信号線のパターン配線幅D に 前記間隔例により0.31mm×17=5.27m mを要するとすると 図3における切抜き部2は、前記 50

パクーン配線幅Dの上下にそれぞれ長さし、(この例では1 cm)を加えた長さ(この例では2 5 2 7 cm)をその長手方向(図の上下方向)の長さとし、前記し、(この例では1 cm)をその幅方向(図の左右方向)の長さとし、前記し。(この例では1 cm)をその配列間隔とした。上記の例のように、いま短冊形状の切抜き部2の幅し。=1 cm その配置間隔し。=1 cmとし、また外部接続コスクタ70からS(SI用LSI50までの信号線のパターン配線長を約20 cmとすれば、切抜き部2は10個設ければよいことになる。

【00034】ここで前記短冊形の切抜き都立の幅12とその配置開隔したの設定法について説明する。まず幅の上、については、図1の斜視図を参照し、このし、を余り小さくすると、信号線3の区間Bと電源層1との間に容量結合が生し、切抜き部立を設けた効果が少くなる。換言すると信号線3の区間AとBの特性インピーダンススッとスがの差が小さくなる。反対に立のし、を余り大きくすると、区間AとBにおける信号遅延時間Tdwとです。との差が大きくなり、その境界面で特性インピーグシスの不整合が生し信号保護もしてあい。従って切抜き部立の幅し、は、信号線3の区間Bと電源層1との情の容量結合量を小さくして、区間Bにおける信号線の特性インピーグンスを所望値にすると共に、区間AとBとの信号遅延時間の差が全り大きくならないようにして、この例ではLamにした。11にmとした

【0025】次に切抜き部2の長手方向の長さ2・1...

(図1の例)、または2 Li・り(図3の例)におけるし、について説明する。まず図2の(b)の例においては、信号線3は1本のみで、そのパターン幅wは0 12mmであり、2・Li +w(この例では2・12cm)は近似的に2・Li (この例では2・m)と等しいとみなして、上記長手方向の長さを2・Li とした。しかし図3のように信号線3の本数が増加し、そのパターン配線幅Dの上下にそれぞれし(この例では1cm)の長さを加え、長手方向の長さを1・Li・Dとした。上記し、の設定法は、図2の(b)を参照し、信号線3の区間3と電源層1との間の容量結合を可及的に小さくして、区間Aと8との間の特性インピーケンスの変化が所とした。

【0026】図1においては、アリント基板が多層でリント基板の場合における信号線の特性インピータンスの制御例を示したが、本発明はこの多層でリント板のみに限定されるものではない。例とは通常の両面でリント基板の一方の面をGNDペタ層とは電源ペタ層として、他方の面に信号線の配線パターンを設ける場合にも、この基板の一方の面の信号線配線パターンの真下に位置する他方の面のGNDペタ層又は電源ペタ層の一部に複数の切抜き部を設けて、同様に信号線の特性インピーダンス

を制御することができる。

#### [0027]

【発明の効果】以上のように本発明によればプリント基 板の基板平面全面に電源ベヤ層又はグランドベタ層を有 するプリント基板の信号伝送線路の配線構造において、 前記信号伝送線路の配線パターンの真下に位置する前記 電源ベタ層又はグランドベタ層の部分に、所定の形状及 び大きさの切抜き部を所定の間隔で複数個配列すること により、前記信号伝送線路の特性インピーダンスの値を 可変制御するようにしたので、共通のプリント基板を用 10 1 電源層 いて、仕様に応じて、プリントパターン化された信号伝 送線路の特性インピーダンスの値を任意の値に、例えば  $50\sim70\Omega$ とすることも、また $100\Omega$ とすることも できるという効果が得られる。

【図面の簡単な説明】

【141】本発明に係る多層プリント基板の信号伝送線路 の配線構造を示す斜視図である。

8


【図2】図1の信号線3の区間A、Bにおける分布容量 を説明する国である。

【【43】本発明に係るプリント基板の信号伝送線路の配 線構造の実施形態を示す図である。

【図4】多層プリント基板の断面構造を示す図である。 【符号の説明】

- - 2 切抜き部
  - 3 信号線
  - 4 GND層

【図1】



本発明に係る多層プリント基板の信号伝送線路の配線構造を示す解視圏

【図2】





図1の信号練3の区間A、Bにおける分布容量を影明する図



多層プリント基板の断面構造を示す図

【図3】

